CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog seg

搜索资源列表

  1. freq_meter

    0下载:
  2. Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-04
    • 文件大小:667584
    • 提供者:Nick
  1. seg

    0下载:
  2. 数码管显示(verilog) 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:589
    • 提供者:Along
  1. seg

    0下载:
  2. 用verilog语言实现数码管控制工作,有问题可以qq咨询,516998649-use the verilog language to drive the seg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:21578
    • 提供者:badegg
  1. verilogiic1121

    0下载:
  2. i2c的verilog程序,通过写入eeprom再读出并在seg数码显示管上显示来进行验证-i2c' s verilog program eeprom read by writing out and in the seg digital display tube display to verify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:473740
    • 提供者:zhangjian
  1. seg

    0下载:
  2. verilog编写的时钟分频程序和数码管显示程序-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:40694
    • 提供者:yinhailin
  1. seg

    0下载:
  2. 这是用verilog 编写的静态数码管实验,初级,实用,挺好的例程-It is written in verilog static digital test, primary, practical, very good routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3964434
    • 提供者:blue
  1. 74HC595-seg

    0下载:
  2. 基于verilog语言的74HC595程序。两块74HC595联级使用-Based on the Verilog language 74HC595 procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:403685
    • 提供者:黄旭磊
  1. 8-SEG-LED-Board

    0下载:
  2. 基于FPGA的EPM 1270芯片开发板的8 SEG LED Board Verilog程序,已通过测试,能正常使用,引脚已配好。-Based the EPM 1270 chip FPGA development board 8 SEG LED Board Verilog program has been tested normal use, the pin with a good.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:328848
    • 提供者:周涛
  1. seg

    0下载:
  2. 大西瓜FPGA开发板陪赠资料\大西瓜FPGA开发板例程(基础+进阶)\开发板基础实验\开发板基础实验---数码管的动态显示。Verilog -Watermelon FPGA development board to accompany gifts Data \ the watermelon FPGA development board routines (foundation+ Advanced) \ basic experimental development board \ basic ex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:373815
    • 提供者:飞飞法
  1. SEG

    0下载:
  2. 采用DE2 实现数码管递增 VERILOG-Using DE2 achieve the digital pipe incremental VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:981
    • 提供者:金纯
  1. SEG7lED

    0下载:
  2. 基于verilog的7段数码管显示控制,实现数字显示。-7 seg led displaying control based on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:4422519
    • 提供者:唐龙
  1. key

    0下载:
  2. PS2键盘协议代码 verilog,可以在ISE上跑,约束条件:NET"F50M" LOC="B8" NET"ps2_clk" LOC="R12" NET"ps2_data" LOC="P11" NET"rst" LOC="H13" NET"seg[6]" LOC="L18" NET"seg[5]" LOC="F18" NET"seg[4]" LOC="D17" NET"seg[3]" LOC="D16" NET"seg[2]" LOC="G14"
  3. 所属分类:source in ebook

    • 发布日期:2017-04-16
    • 文件大小:33694
    • 提供者:刘云
  1. SegSimplified

    0下载:
  2. 本工程使用verilog HDL和vivado2014集成开发环境实现利用xilinx Basys3开发板上4位数码管显示从0到9999的计数器功能。-This project uses verilog HDL to realise counting 0 to 9999 on the 7-seg LED loaded on Xilinx Basys3 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1210806
    • 提供者:姚罡
  1. traffic-light-Verilog

    0下载:
  2. 交通灯分为X组和Y组,每组包括了2位倒计时数码管和红黄绿三色LED信号灯(每组包括﹢、-两小组,显示内容一样),考虑到应用需求,要求芯片可通过I2C接口连接到上位机,以调节内部控制寄存器,此为Verilog代码,包含led、seg、timer等模块。-Traffic lights are divided into groups X and Y groups, each including two digital countdown yellow-green and red LED lights
  3. 所属分类:transportation applications

    • 发布日期:2017-12-13
    • 文件大小:16268
    • 提供者:chen le
  1. BCDto7seg

    0下载:
  2. bcd to 7 seg code in verilog
  3. 所属分类:其他

    • 发布日期:2018-01-08
    • 文件大小:1024
    • 提供者:tavakoli1374
  1. seg

    0下载:
  2. 基于verilog语言的74HC595程序,适用于驱动单个四位数码管(Four bit digital tube driver)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-04-22
    • 文件大小:1024
    • 提供者:Lerry
搜珍网 www.dssz.com